使用Allegro电流传感器ic (ACS724和ACS780)时最小化共模场干扰的技术

使用Allegro电流传感器ic (ACS724和ACS780)时最小化共模场干扰的技术

下载版本

埃文Shorman,
亚博棋牌游戏快板微系统公司有限责任公司

介绍

亚博棋牌游戏Allegro MicroSystems电流传感器IC可分为三个主要组：需要外部磁芯的传感器，具有内置于包装中的核心的传感器，以及具有集成电流携带环路但没有核心的传感器。在后一组中，具有共模场抑制（CMR）能力的传感器。本应用笔记将讨论CMR的机制，并专注于如何通过优化的电路板设计和布局最佳地使用此机制。

背景

在使用集成载流环路的集成电路中，环路的设计目的是产生可被集成电路测量的磁场。磁场利用霍尔效应转化为电压。霍尔电压与电流的大小和方向成正比。图1是一个特定电流传感器IC引线架如何产生磁场的例子。图中箭头表示通过引线架的电流，彩色图表示100a直流电流流过传感器时产生的磁场。为清晰起见，把电流的来源从图中去掉了。

使用具有集成电流携带环路的IC有许多优点：无需核心，几乎没有磁滞，低功耗，高精度。然而，因为核心不再存在，所以传感器易于磁体或由传感器IC周围的导线流动的电流产生的杂散磁场。为了打击杂散磁场的存在，许多Allegro的电流传感器具有双霍尔共模抑制方案。霍尔板以这样的方式放置，使得当电流流过IC的集成导体或环路时，每个霍尔板上所感测的场具有相反的极性。在图1中，两个霍尔板位置表示为H1和H2。可以从图中观察到这两个区域具有与方向相反的磁场。

这是所用CMR技术的基本原理：如果减去来自两个霍尔板的信号，则可以求和由集成循环中的电流引起的信号，以及来自任何的共模（单极性）信号入射在IC上的杂散磁场可以被拒绝。对于一个简单的例子，假设每个霍尔板上的磁场±B±B等于;然后：

H1 - H2αB1 - B2
B - b2 = B - (- B)
b - （-b）= 2×b

因此,

∝2 × b

如果假设存在相等的杂散磁场，B_ext.，然后:

H1 - H2αB1 - B2
B1 - b2 = (b + b_ext.) - (- b + b_ext.）
(B + B_ext.) - (- b + b_ext.) = 2 × b + b_ext.- B_ext.
2 × b + b_ext.- B_ext.= 2 × b

因此,

∝2 × b

在申请须知中，无铁芯霍尔效应电流传感器集成电路的共模场抑制，更详细地介绍了CMR技术的理论和控制方程。本应用笔记中涵盖的主要技术将是如何设计和布局对这些电流传感器IC的电流携带的迹线。此外，应用笔记为最小化其他杂散字段来源提供指导。

来自附近电流路径的场

为了最好地利用这些器件的CMR能力，包含集成电路的电路板应设计成使两个霍尔板上的外部磁场相等。这有助于最小化由载流PCB轨迹本身产生的外部磁场所产生的误差。每个载流道有三个主要参数，它们决定了它在集成电路上引起的误差:距离从集成电路,宽度载流导体的角它和IC之间。图2示出了在IC附近路由的电流承载导体的示例。设备和导体之间的距离，D.，为设备中心到导体中心的距离。当前路径的宽度为w．设备与电流路径之间的夹角，θ，定义为连接两个霍尔板的直线与垂直于电流路径的直线之间的夹角。

两个霍尔板的位置和方向在不同的集成电路之间是不同的。例如，ACS724的霍尔板从ACS780的霍尔板旋转了90°，如图3所示。当电流路径在任何带有CMR的Allegro电流传感器IC附近时，最好保持θ尽可能接近90°。

当不能保持θ接近90°时，下一个最佳选择是使电流路径到电流传感器IC d的距离尽可能大。假设电流路径处于与IC的最坏角度，θ = 0°或180°，则有:

在H_空间是两个霍尔板之间的距离，Cf是集成电路的耦合系数，这个耦合系数在不同的集成电路之间是不同的。ACS780的耦合系数为5至5.5 G/ a，而其他Allegro ic的耦合系数为10至15 G/ a。

误差估计

等式1假设无限长，无限薄的电线。它没有考虑承载电流导体的宽度或厚度。图4示出了在最坏情况方向（θ= 0°或180°）中将ACS780通过ACS780的电流承载导体计算的误差。使用理想化的方程来计算误差以及将导体的宽度和厚度的更加计算密集的等式集合计算。绘图表明，使用理想化的方程，计算的误差较高。因此，等式1可以用作对误差的快速，保守估计。

采用更精确的计算方法，计算了电流路径不同宽度以及器件与电流路径不同角度时的误差。对于所有角度和宽度，4盎司铜被假定为设置痕迹厚度。图表显示，载流导体的宽度确实对误差有影响，但最大的因素是与器件的角度θ和到器件的距离d。

其他需要考虑的布局实践

当布局包含带有CMR的Allegro电流传感器IC的电路板时，所有载流路径的方向和接近程度都很重要，但它们不是优化IC性能时唯一需要考虑的因素。其他可能导致系统误差的杂散场来源包括连接到集成电路的集成电流导体的痕迹，以及附近永磁体的位置。

电路板连接到电流传感器IC的方式必须谨慎规划。影响性能的常见错误有:

• 电流路径接近IP引脚的角度
• 将电流线延伸到集成电路下方过远

接近角度

使用Allegro电流传感器IC时的一个常见错误是从不期望的角度带来电流。图6示出了对IC的电流迹线的方法的示例（在这种情况下，ACS724）。在这个图中，迹线显示为i_P.+我_P.- 。浅绿色区域是当前痕迹的所需接近区域_P.+。这个地区的温度从0度到85度。这条规则同样适用于I_P.- 痕迹。

这个区域的限制是为了防止载流痕迹产生任何可能导致IC输出错误的杂散场。当电流踪迹连接到I_P.在该区域之外，它们必须按照上面讨论的方式处理(来自附近电流路径的场)。

在IC下侵犯

另一个常见的错误是将当前跟踪路由到远远超出IP引脚的地方。根据设备的不同，这可能会导致两种不同的问题。在SOIC和类似封装的设备中，这可能会导致IC上产生杂散场，导致性能下降。在LR包中，由于其更大且暴露的IP总线，在包下方太远的路由可能会改变通过IP总线的当前路径，从而改变设备的性能。下一节将更详细地讨论这对LR包的影响。

对于杂散场的问题，当电流轨迹以一定角度进入IP总线时，问题会更加严重。当这种情况发生时，电流实际上是在部分下面流动的，流向I_P.引脚，然后向上穿过I_P.别针。这种改变的电流路径会导致杂散场的产生，从而降低集成电路的精度。这可以通过不允许电流跟踪到I来避免_P.销钉要侵占设备下面。

永磁体的作用

当永磁体靠近电流传感器集成电路时，来自永磁体的杂散场也会影响集成电路的性能。一般来说，磁铁的杂散场会因磁铁的不同而有很大的不同。这将取决于磁铁的尺寸、材料、磁化方向和许多其他因素。如果电流传感器能够使霍尔板垂直于磁铁(如图8所示)，这些杂散场的影响将会被最小化。

特定于LR包装的布局规范

在IC下侵犯

在LR封装中，设备下的电流承载迹线的侵占实际上改变了流过IP总线的电流的路径。这可能导致IP总线的耦合因子变为IC，并且可以显着降低设备性能。

利用ANSYS Maxwell电磁套件，对电流流动产生的电流密度和磁场进行了模拟。在图9中，有来自两个不同模拟的结果。第一种情况是，当前跟踪指向I_P.总线在期望的点终止。第二种情况是，当前的轨迹侵犯了I_P.公共汽车。两个模拟中的红色箭头代表了高电流密度的区域。在没有多余重叠的模拟中，红色区域，即电流密度，与有多余重叠的模拟有很大的不同。我们还观察到，当没有多余的重叠时，H1上的场更大。这可以通过深蓝来观察。

当重叠超过建议的范围时，其他问题也会出现——例如，当前的接近角度的范围会显著减小。当电流的轨迹侵入I_P.母线太大，对进近角产生依赖性，即进近角直接影响装置的耦合系数。避免这种情况的最好方法是限制当前跟踪的重叠。

结论

亚博棋牌游戏Allegro Microsystems电流传感器IC具有许多优点。它们具有近零的磁滞后以及非常低的功耗。缺乏核心的一个缺点是对流浪领域的易感性。但是，许多IC具有拒绝共模磁场的能力。

当两个霍尔板上的共模场相等时，CMR技术工作得最好。讨论了几种减小两霍尔板共模场差的技术，包括如何路由外部电流路径和其他优化布局技术。当电流路径不能沿最有利方向路由时，给出了误差估计。我们还讨论了LR包特有的一些布局技术，因为它具有为了获得最佳性能而必须考虑的特性。

总体而言，本文讨论的技术和计算将有助于客户优化Allegro电流传感器IC性能。