质量标准和环境认证

C级ommon Mode Field Rejection in Coreless Hall-Effect Current Sensor ICs

C级ommon Mode Field Rejection in Coreless Hall-Effect Current Sensor ICs

下载PDF版本

亚历山大·莱瑟姆，
艾尔legro MicroSystems, LLC

背景

Allegro电流传感器IC利用霍尔效应测量集成载流回路产生的磁场，将磁场转换为与电流成比例的电压。这种技术具有许多优点，包括电流隔离、低功耗和高温度精度。这种技术还具有接近零的磁滞，因为没有用于集中磁场的磁芯。然而，不使用磁芯的缺点是传感器IC容易受到杂散磁场的影响。有了磁芯，杂散磁场分流在传感器IC周围，因为磁芯在传感器IC周围提供了一个低磁阻路径。例如，如果没有铁心，霍尔板会看到高载流迹线或螺线管产生的杂散磁场，并可能导致电流测量误差。适当的电路板和系统设计可以避免电流测量中的这些误差源；然而，优化的迹线布局会不必要地限制PCB和系统设计。解决这个问题的办法是集成差分电流传感。

图1

图1：ACS724集成电流传感器IC

图2

图2：集成电流传感器IC引线框架与差分霍尔板配置

差动电流传感理论

这个basic principle behind differential current sensing is that the fields produced on either side of a current carrying conductor are opposite in polarity. This means that when using a current carrying lead-frame as shown in Figure 2, Hall plate 1 (H1) will see a field out of the page, and Hall plate 2 (H2) will see a field into the page for the current flow shown. When there is a common field on the current sensor IC, both Hall plates will see the same field. By subtracting the outputs of the two Hall plates, one is able to reject these externally produced fields. The output of the differential current sensor IC will be:

一级方程式

Here, B1 is the field seen by H1, B2 is the field seen by H2, and G is the gain of the sensor IC in mV/Gauss. If there is a current flowing through the lead-frame (I) and a common mode field on the sensor IC (BC), then the output of the differential sensor IC will be:

公式2

Here, C1 is the coupling factor for H1 in Gauss/Amp, and C2 is the coupling factor for H2 in Gauss/Amp. Simplifying this equation results in:

公式3

共模场（BC级)输出信号仅与流过传感器IC的电流成比例。此外，由于霍尔板只测量一维场，传感器IC将忽略任何其他平面的外场。

差动电流传感的限制因素

差动电流传感的抑制能力有两个主要限制：

  1. 霍尔板匹配：由于共模场，两个霍尔板中的任何不匹配都将导致差动传感器IC的输出发生一些变化。Allegro电流传感器IC是单片器件，所以两个霍尔板都在同一个硅上，从而在名义上和超温上都有很高的匹配水平。单个模具上的霍尔板匹配通常优于1%。
  2. 场梯度：如果外部干扰场在两个霍尔板上不均匀，干扰场的差异将传播到传感器IC的输出。解决这一限制的方法是将两个霍尔板尽可能靠近，同时仍位于导体的相对侧。

均匀外场的共模抑制

硅上典型的霍尔板匹配约为1%，这将共模场的抑制限制在40 dB左右。由于这种均匀的外场（B）导致的传感器IC输出的安培误差C级)将是：

公式4

图3

图3：由于两个霍尔板中1%的不匹配，与共模场的误差（单位：安培）。Cf=10克/年

这里是CF级是通过传感器IC到霍尔板的电流的耦合系数，单位为高斯/安培，等于上面的C1+C2。大多数Allegro集成电流传感器IC的耦合系数约为10至15 G/a，这会导致输出误差（单位：安培）与图3中的外场。要想知道产生这些类型的磁场需要什么，50安培的电流在距离传感器IC只有10毫米的导线中流动，在传感器IC上产生10高斯。在1%的霍尔板匹配下，由于该场，传感器IC的输出只会出现约10毫安的误差，而在没有共模场抑制的情况下，只有1毫安的误差。

附近载流导体磁场的共模抑制

电流传感器IC应用中最常见的干扰场之一是附近的载流导体。例如，这些可能是其他相位或接地回路。由载流导体产生的磁场的问题是，根据亚博尊贵会员电流方向的不同，导体会在两个霍尔板上产生不均匀的磁场。最坏的情况是电流垂直于两个霍尔板，如图4所示。

图4

图4：垂直于两个霍尔板的外部电流

在这种情况下，H1和H2看到的字段是：

公式5

这里，I的单位是安培，D的单位是毫米，D的单位是毫米，B1和B2的单位是高斯。当只使用一个门厅板时，B1是可以看到的区域。当使用差分配置时，两个霍尔板（B1和B2）的磁场被减去，结果是：

方程式6

这些字段除以耦合因素,CF级（~10至15 G/A），将这些干扰场转换为安培误差。图5显示了仅使用一个霍尔板时的误差与距离的关系，

图6

图5：误差（A）与单霍尔传感的载流导线距离（d为0.8 mm）

图5

图6：误差（A）与载流线之间的距离，用于电流垂直于霍尔板流动的差分传感（d为0.8 mm）

图6显示了使用差分配置时的错误。然后，图7显示了单霍尔和差分霍尔配置之间的抑制比（单位：dB）。值得注意的点是-20 dB，其中抑制为10倍，和-30 dB，其中抑制为30倍。这些点将取决于D与D的比率，如图8所示。图8对所有D和D值保持相同，这意味着减小霍尔板之间的距离和增加霍尔板到外部载流导线的距离将始终减少测量中的误差量。大多数Allegro集成电流传感器IC的霍尔间距（d）约为0.6至1毫米。

图7

图7：传感器IC外部导线距离内单霍尔与差分霍尔配置的抑制比。外部导线具有垂直于两个霍尔板的电流。d为0.8毫米。

图8

图8：单霍尔与差分霍尔配置在外部导线与传感器IC的相对距离（D/D）上的抑制比外部导线的电流垂直于两个霍尔板流动。

当附近的载流导体有平行于两个霍尔板的电流流动时，这将导致两个霍尔板上的电场相等。这是理论上的拒绝是无限的理想情况。这里，拒绝的限制因素是霍尔板的匹配，如上所述。当然，在最坏情况下的垂直配置和最佳情况下的并行配置之间存在所有的情况。如图9所示，干扰场可计算为：

公式7

图9

图9：附近电流的离角场

Experimental Data

这个ACS724电流传感器IC利用差分电流传感技术，验证了本文的分析结果。通过在传感器IC旁边放置一根与霍尔板垂直的高载流导线，并在不同距离和电流水平下测量传感器IC输出的变化来执行测试。为了估计误差，ACS724的关键参数是：

  1. 这个distance between the Hall plates (d) is 0.7 mm.
  2. 与一个霍尔板的耦合为11g/A，与另一个霍尔板的耦合为2.8g/A，因此总耦合系数（CF级)为13.8克/年。

这意味着以安培为单位的估计误差为：

公式8

图10显示了使用此公式估算误差的虚线，图上的点表示测量值。总体而言，实验数据与计算误差吻合较好。由于附近的导线与霍尔板不完全在平面内，导致传感器IC上的磁场减小，因此测量误差可能略低于计算误差。

图10

图10：差分传感的估计误差（A）与载流导线距离

结论

Ultimately, integrated differential current sensing provides one to two orders of magnitude reduction in error due to stray magnetic fields. This allows the user of these sensor ICs to worry less about stray fields interfering with the current measurements, simplifying PCB layout, and allowing for more physically compressed systems. For highly compressed systems where there are high current carrying traces or magnetic generating devices, such as solenoids, the analysis provided in this application note can be used for quickly estimating the amount of error due to these stray fields. This allows the designer to foresee and correct for system configurations or PCB layouts which will introduce too much error into the system, reducing the number of design iterations.